In-Sight 3900
In-Sight 3900 ist ein Hochgeschwindigkeits-KI-Vision-System mit hoher Rechenleistung und KI zur Verarbeitung von hochauflösenden Bildern und erweiterten Inspektionen auf Produktionslinien mit hohem Durchsatz.
Die Kantenqualität beim Wafer-Dicing ist entscheidend für eine erfolgreiche Halbleiterherstellung
Beim Dicing von Wafern in Halbleiterfabriken ist die Qualitätsprüfung der Kanten entscheidend, um sicherzustellen, dass die ungehäusten Chips das nachgelagerte Packaging und Tests überstehen. Das Dicing muss saubere Schnitte ohne übermäßige Absplitterungen, Kantengrate oder Mikrorisse liefern, die die Produkt-Integrität beeinträchtigen. Für jeden ungehäusten Chip, der die Prüfung erfolgreich durchläuft, ist eine erhebliche Investition in die Lithographie und Ätzschritte erfolgt, was eine genaue Fehlererkennung für die Sicherstellung der Ausbeute und die langfristige Zuverlässigkeit unerlässlich macht.
Defekte wie Absplitterungen, Fremdkörper und Risse an den Seitenwänden beeinträchtigen die Leistung und Langlebigkeit des Chips direkt. Bei Wafer Level Chip Scale Packages (WLCSPs) sind dünne ungehäuste Chips besonders fehleranfällig bei Belastungen, während Standard-Chips für Schritte wie das Drahtbonden makellose Kanten erfordern. In beiden Fällen stellen Kantenfehler ernsthafte Zuverlässigkeitsrisiken dar. Hohe Durchsatzanforderungen in Kombination mit strengen Standards für die Reinraum-Integration machen herkömmliche manuelle Inspektionen unzureichend und führen zu automatisierten Hochgeschwindigkeits-Prüflösungen, die speziell für die Halbleiter-Fertigung entwickelt wurden.
Herkömmliche Prüfmethoden haben Probleme mit der Fehlervariabilität
Die Wafer-Dicing-Überprüfung wird besonders bei im mikroskopischen Bereich schwierig, wo die Herausforderung darin besteht, echte Defekte von normalen Schnittspuren zu trennen. Der Wafersägeprozess erzeugt entsprechend variable Ausbrüche und Kantengrate, die auf jedem ungehäusten Chip anders aussehen, während bei der Seitenwandprüfung im Rahmen des WLCSP-Prozesses komplexe Strukturschichten hinzukommen, die Mikrorisse verdecken können. Herkömmliche regelbasierte Bildverarbeitungssysteme haben in diesen Umgebungen Schwierigkeiten, da sie zulässige Dicing-Variationen nicht zuverlässig von qualitätskritischen Defekten unterscheiden können.
Zu den wichtigsten Herausforderungen, die das konventionelle Dicing von Wafern einschränken, gehören:
- Erkennung im Mikromaßstab: Randausbrüche und Gratbildung im Mikrometerbereich erfordern eine extrem feine optische Auflösung
- Variable Fehlerbilder: Ausbrüche und Grate, die je nach Dicing und Sägeblattverschleiß unterschiedlich aussehen
- Verwirrende Hintergründe: WLCSP-Strukturschichten, die visuelles Rauschen und kontrastarme Bedingungen erzeugen, was die Erkennung von Rissen verschleiert
- Hohe Durchsatzanforderungen: Die Prüfung muss mit den Produktionsgeschwindigkeiten im Reinraum Schritt halten und sofortige Qualitätsentscheidungen ermöglichen
- Kosten für falsche Ablehnung: Ungehäuste Chips, die fälschlicherweise als fehlerhaft gekennzeichnet werden, führen zu unnötigen Ausbeuteverlusten und verschwendeten Investitionen
Letztendlich kann eine regelbasierte Prüfung nicht auf die Komplexität des Wafer-Dicing skaliert werden. Mit sich ständig ändernden Schnitteigenschaften und unzähligen zulässigen Variationen ist der Versuch, jede mögliche Kantenbedingung zu programmieren, ein unpraktischer – und kostspieliger – Ansatz.
Intelligentes Dicing lässt sich leicht und genau auf Ihre Produktionsanforderungen zugeschnitten skalieren
Mit der KI-gestützten Cognex Technologie kann die schwierige, fehleranfällige Aufgabe der Wafer-Dicing-Prüfung in eine zuverlässige, automatisierte Qualitätskontrolle, die auf die Anforderungen der Halbleiterhersteller zugeschnitten ist, verwandeln. Durch das Trainieren anhand von repräsentativen Bildern sowohl zulässiger als auch defekter Chipkanten lernen unsere KI-Tools, echte qualitätskritische Defekte von normalen Dicing-Spuren zu unterscheiden und gleichzeitig die hohen Prüfgeschwindigkeiten beizubehalten, die Halbleiterhersteller benötigen.
Wie Cognex KI die Wafer-Dicing-Prüfung verbessert:
- Intelligente Fehlerklassifizierung: Unterscheidet nicht zulässige Ausbrüche und Kantengrate automatisch von normalen Schnittspuren
- Erkennung von Mikrorissen: Identifiziert Seitenwandrisse in WLCSP Packages, während Strukturschichtmuster herausgefiltert werden
- Adaptives Lernen: Passt sich an sich verändernde Sägebedingungen, Klingenverschleiß und neue Chip-Designs durch minimales Nachtraining an
- Reinraum-Kompatibilität: Nahtlose Integration in Werksumgebungen ohne Kontaminationsrisiko
Das Ergebnis ist eine gleichbleibende Kantenqualität und maximale Ausbeute – nur defekte Chips werden abgelehnt, während wertvolle Produkte, die regelbasierte Systeme falsch klassifizieren könnten, erhalten bleiben. Für WLCSP-Anwendungen bedeutet dies eine zuverlässige Erkennung von Mikrorissen, die Ausfälle in der Praxis verhindert, ohne falsche Abweisungen zu verursachen.
Unabhängig davon, ob die Sägequalität überwacht, der Klingenverschleiß nachverfolgt oder die Chip-Kanten vor der Montage überprüft werden sollen, Cognex bietet die Prüfgenauigkeit, die die Hersteller benötigen – ohne die Produktion zu verlangsamen. Und um die Produktion auf dem neuesten Stand zu halten, unterstützt Cognex unsere Produkte mit einem globalen Netzwerk von Support-Experten und einer riesigen Bibliothek von Schulungs- und Hilfeinhalten, die für Sie jederzeit verfügbar sind.